ICT技術(shù)的邊界掃描詳解

在 80% 和 90% 的電路板制造商中，ICT 測試儀要求每個電路節(jié)點至少有一個測試點。 但是隨著器件集成度的提高，功能越來越強，封裝越來越小，SMT加工元器件越來越多，多層板的使用，PCBA板元器件密度越來越大，很難在每個節(jié)點都放置一個探針。 增加測試點，制造成本會增加； 同時，強大器件的測試庫開發(fā)難度加大，開發(fā)周期延長。 為此，聯(lián)合測試組織（JTAG）發(fā)布了IEEE1149.1測試標準。

IEEE 1149.1 定義了掃描設(shè)備的幾個重要特性。 首先，定義構(gòu)成測試訪問端口（TAP）的四（五）個引腳：TDI、TDO、TCK、TMS、（TRST）。 測試模式選擇（TMS）用于加載控制信息； 其次，定義了TAP控制器支持的幾種不同的測試模式，主要包括外部測試、內(nèi)部測試和運行測試； 最后，提出了邊界掃描描述語言。 BSDL描述了掃描設(shè)備的重要信息。 它將管腳定義為輸入、輸出和雙向類型，并定義了TAP的模式和指令集。

邊界掃描器件的每個管腳都連接到串行移位寄存器（SSR）的一個單元，稱為掃描單元。 掃描單元連接形成移位寄存器鏈來控制和檢測器件引腳。 其特定的四個引腳用于完成測試任務(wù)。

多個掃描設(shè)備的掃描鏈通過它們的TAP連接起來，形成一個連續(xù)的邊界寄存器鏈。 給鏈頭添加TAP信號，控制和檢測鏈上所有設(shè)備的管腳。 這種虛擬接觸代替了針床治具在器件每個引腳上的物理接觸，虛擬接入代替了實際的物理接入，去除了大量占用PCB板空間的測試焊盤，降低了PCB和治具的制造成本。

作為一種測試策略，在針對PCB板進行可測性設(shè)計時，可以使用專門的軟件對具有掃描功能的電路點和器件進行分析，決定如何在不降低測試覆蓋率的情況下有效地放置有限數(shù)量的測試點，從而減少測試 最經(jīng)濟的點和測試針。

邊界掃描技術(shù)解決了不添加測試點的困難。 更重要的是，它提供了一種簡單快速的測試圖形生成方法。 使用軟件工具，可以將BSDL文件轉(zhuǎn)換成測試圖形，例如Teradyne的Victory、GenRad的Basic Scan和Scan Path Finder。 解決編寫復(fù)雜測試庫的困難。

TAP 訪問端口也可用于 CPLD、FPGA 和閃存的在線編程（In System Program 或 On board Program）。