嵌入式系統(tǒng)如何提高PCB信號的完整性

隨著電子技術(shù)的不斷進(jìn)步，嵌入式系統(tǒng)將應(yīng)用到越來越多的領(lǐng)域。 在這眾多的應(yīng)用中，人們考慮的不再是功能和性能，而是可靠性和兼容性。 那么，如何通過布線技術(shù)提高嵌入式系統(tǒng)PCB的信號完整性就成了一個(gè)“重要課題”。

眾所周知，PCB（印刷電路板）是電子產(chǎn)品中電路元器件的基本支撐，其設(shè)計(jì)質(zhì)量往往直接影響嵌入式系統(tǒng)的可靠性和兼容性。 以往，在一些低速電路板中，時(shí)鐘頻率一般只有10MHz左右。 電路板或封裝設(shè)計(jì)的主要挑戰(zhàn)是如何在雙層板上布線所有信號線，以及如何在組裝過程中不損壞封裝。

互連的電氣特性并不重要，因?yàn)樗鼈儾粫?huì)影響系統(tǒng)性能。 從這個(gè)意義上講，低速信號電路板中的互連是平滑和透明的。 但隨著嵌入式系統(tǒng)的發(fā)展，所用的電路基本都是高頻電路。 隨著時(shí)鐘頻率的增加，信號的上升沿也變短。 印制電路對通過信號的容抗和感抗會(huì)遠(yuǎn)大于印制電路本身的電阻，嚴(yán)重影響信號的完整性。 對于嵌入式系統(tǒng)，當(dāng)時(shí)鐘頻率超過100MHz或上升沿小于1ns時(shí)，信號完整性的影響就變得很重要。

在PCB中，信號線是信號傳輸?shù)闹饕d體。 信號線的走線將直接決定信號傳輸?shù)膬?yōu)劣，從而直接影響到整個(gè)嵌入式系統(tǒng)的性能。 布線不合理會(huì)嚴(yán)重引起各種信號完整性問題，對電路產(chǎn)生時(shí)序、噪聲和電磁干擾（EMI），嚴(yán)重影響嵌入式性能。 本文從高速數(shù)字電路中信號線的實(shí)際電氣特性出發(fā)，建立電氣特性模型，找出影響信號完整性的主要原因和解決問題的方法，以及應(yīng)解決的問題。 并給出了接線時(shí)應(yīng)遵循的方法和技巧。

信號完整性

信號完整性是指信號線上信號的質(zhì)量，即信號在電路中以正確的時(shí)序和電壓電平響應(yīng)的能力。 具有良好信號完整性的信號是指在需要時(shí)具有所需的電壓電平值。 信號完整性差不是單一因素造成的，而是板級設(shè)計(jì)中的多種因素造成的。 信號完整性問題體現(xiàn)在很多方面，主要有延遲、反射、串?dāng)_、過沖、振蕩、地球炸彈等。

延時(shí)：延時(shí)是指信號在PCB板的傳輸線上以有限的速度傳輸，信號從發(fā)送端到接收端，其間存在傳輸延遲。 信號延遲會(huì)影響嵌入式時(shí)序； 傳輸延遲主要取決于導(dǎo)線的長度和導(dǎo)線周圍介質(zhì)的介電常數(shù)。 在高速數(shù)字系統(tǒng)中，信號傳輸線的長度是影響時(shí)鐘脈沖相位差最直接的因素。 時(shí)鐘脈沖相位差是指同時(shí)產(chǎn)生的兩個(gè)時(shí)鐘信號不同步到達(dá)接收端。 時(shí)鐘脈沖的相位差降低了信號到達(dá)的可預(yù)測性。 如果時(shí)鐘脈沖的相位差太大，接收端就會(huì)產(chǎn)生錯(cuò)誤信號。

反射：反射是信號在信號線上的回波。 當(dāng)信號延遲時(shí)間遠(yuǎn)大于信號跳躍時(shí)間時(shí)，必須將信號線視為傳輸線。 當(dāng)傳輸線的特性阻抗與負(fù)載阻抗不匹配時(shí)，信號功率（電壓或電流）的一部分傳輸?shù)骄€路并到達(dá)負(fù)載，但也有一部分被反射。 如果負(fù)載阻抗小于原阻抗，則反射為負(fù)； 相反，反思是積極的。 布線幾何形狀的變化、不正確的接線端接、通過連接器的傳輸以及電源層的不連續(xù)性都會(huì)導(dǎo)致此類反射。

串?dāng)_：串?dāng)_是指由于兩條信號線之間的耦合、信號線之間的互感和互容而引起的信號線上的噪聲。 電容耦合導(dǎo)致耦合電流，而電感耦合導(dǎo)致耦合電壓。 串?dāng)_噪聲源于信號線之間、信號系統(tǒng)與配電系統(tǒng)之間以及過孔之間的電磁耦合。 串行繞組可能會(huì)造成時(shí)鐘錯(cuò)誤、間歇性數(shù)據(jù)錯(cuò)誤等，影響相鄰信號的傳輸質(zhì)量。 現(xiàn)實(shí)中，串?dāng)_無法完全消除，但可以控制在系統(tǒng)能夠承受的范圍內(nèi)。 PCB層數(shù)參數(shù)、信號線間距、驅(qū)動(dòng)器和接收器的電氣特性、基線端接方式等對串?dāng)_有一定的影響。

過沖和下沖：過沖是指超過設(shè)定電壓的第一個(gè)峰值或谷值。 對于上升沿，指的是最高電壓； 對于下降沿，它指的是最低電壓。 Downrush 是指下一個(gè)超過設(shè)定電壓的谷值或峰值。 過度的過沖會(huì)導(dǎo)致保護(hù)二極管工作，導(dǎo)致其過早失效。 過多的下沖會(huì)導(dǎo)致錯(cuò)誤的時(shí)鐘或數(shù)據(jù)錯(cuò)誤（誤操作）。

振蕩和環(huán)繞振蕩：振蕩現(xiàn)象是重復(fù)的過沖和下沖。 信號振蕩是由線路上傳輸?shù)碾姼泻碗娙菀鸬?，屬于欠阻尼狀態(tài)，而周圍振蕩屬于過阻尼狀態(tài)。 與反射一樣，振蕩和環(huán)繞振蕩也是由許多因素引起的。 振蕩可以通過適當(dāng)?shù)慕K止來減少，但不能完全消除。

地電平彈跳噪聲和回流噪聲：當(dāng)電路中有較大的電流浪涌時(shí)，會(huì)引起地電平彈跳噪聲。 例如，當(dāng)同時(shí)開啟大量芯片輸出時(shí)，會(huì)在芯片和電路板的電源層流過較大的瞬態(tài)電流，芯片封裝和電源層的電感和電阻會(huì)導(dǎo)致 電源噪聲，會(huì)在真實(shí)地平面上產(chǎn)生電壓波動(dòng)和變化，這種噪聲會(huì)影響其他元件的動(dòng)作。 負(fù)載電容的增大、負(fù)載電阻的減小、接地電感的增大、開關(guān)器件數(shù)量的增加都會(huì)導(dǎo)致接地彈簧的增大。

傳輸通道電氣特性分析

在多層PCB中，大多數(shù)傳輸線不僅布置在單層上，而是交錯(cuò)布置在多層上，各層之間通過過孔連接。 因此，在多層PCB中，典型的傳輸通道主要包括三部分：傳輸線、布線角和過孔。 在低頻情況下，印制線和布線過孔可以看作是連接不同器件管腳的公共電氣連接，不會(huì)對信號質(zhì)量產(chǎn)生太大影響。 但在高頻情況下，印制線、轉(zhuǎn)角和過孔不僅要考慮它們的連通性，還要考慮它們在高頻下的電氣特性和寄生參數(shù)。

高速PCB傳輸線電氣特性分析

在高速PCB的設(shè)計(jì)中，不可避免地要大量使用不同長度的信號連接線。 與信號本身的變化時(shí)間相比，信號通過連接線的延遲時(shí)間是不容忽視的。 信號以電磁波的速度在連接線上傳輸。 此時(shí)連接線是一個(gè)具有電阻、電容和電感的復(fù)雜網(wǎng)絡(luò)，需要用分布參數(shù)系統(tǒng)模型即傳輸線模型來描述。

傳輸線用于將信號從一端傳輸?shù)搅硪欢恕?它由兩根一定長度的導(dǎo)線組成，一根稱為信號通路，另一根稱為返回通路。 在低頻電路中，傳輸線的特性表現(xiàn)為純電阻電氣特性。 在高速PCB中，隨著傳輸信號頻率的升高，導(dǎo)體間的容性阻抗減小，而導(dǎo)體上的感性阻抗增大。 信號線將不再只表現(xiàn)出純電阻，即信號不僅在導(dǎo)體上傳輸，而且在導(dǎo)體間的介質(zhì)中傳輸。 如果信號頻率進(jìn)一步增加，當(dāng)j ω L>>R，1/(j ω C) <對于均勻?qū)w，傳輸線的電阻R、寄生電感L和寄生電容C的平均分布（即L1=L2= ...=Ln; C1=C2=...=Cn+1) 不考慮外界環(huán)境的變化。 PCB 制造商、PCB 設(shè)計(jì)人員和 PCBA 制造商將解釋如何提高嵌入式系統(tǒng)中 PCB 信號的完整性。