PCB廠工程師詳細(xì)講解DDR PCB布局規(guī)則

在普通印制電路板的布線中，由于信號(hào)是低速信號(hào)，所以一般在3W原則的基本布線規(guī)則下按照信號(hào)的流向進(jìn)行連接就可以了。 但如果信號(hào)速度在100M以上，布線就很有講究了。 最近已經(jīng)發(fā)布了速度高達(dá)300M的DDR信號(hào)，仔細(xì)解釋一下DDR信號(hào)的布線原理和技巧。

高速系統(tǒng)一般采用電壓低、擺幅小的低壓信號(hào)，容易提高速度、降低功耗，但這給布線帶來(lái)困難。 因?yàn)榈蛪盒盘?hào)功率受信號(hào)線內(nèi)阻的影響較大，也就是電壓與平方的關(guān)系，所以應(yīng)盡量減小內(nèi)阻，如采用電平面、多打孔等 ，縮短布線距離，并在高壓傳輸末端使用電阻將較低電壓信號(hào)分開(kāi)。 SDRAM、DDR-I、DDR-II和DDR-III信號(hào)電壓相互較低，這使得它越來(lái)越難以穩(wěn)定。 供電還應(yīng)注意，如果供電不足，內(nèi)存將無(wú)法穩(wěn)定工作。 信號(hào)完整性和傳輸線的概念是一門專業(yè)性很強(qiáng)的系統(tǒng)知識(shí)，這里不再詳細(xì)介紹。 即使您不理解信號(hào)完整性和傳輸線的概念，也請(qǐng)遵循以下一般基本規(guī)則。 DDR高速信號(hào)板不會(huì)有問(wèn)題。

1）DDR與主控芯片盡量靠近。 DDR高速信號(hào)中所有差分信號(hào)對(duì)的長(zhǎng)度必須嚴(yán)格相等（最多允許50mils冗余）。 所有信號(hào)線和時(shí)鐘線的長(zhǎng)度不得超過(guò)2500mil，并盡可能允許過(guò)零過(guò)孔。 元件層下方必須有良好接地的地層，所有走線不得跨越地分割槽，即從元件層角度看不到與信號(hào)線交叉的地層分割線。 這樣400M DDR就基本可以了。 其他3W、20H規(guī)則可以盡量執(zhí)行。

2）地址和命令信號(hào)組：保持完整的地層和電源層。 特性阻抗控制在50~60Ω。 信號(hào)組與其他非DDR信號(hào)之間的距離至少為20mil。 組內(nèi)信號(hào)應(yīng)與 DDR 時(shí)鐘線的長(zhǎng)度匹配，間隙至少為 500 mil。 串聯(lián)匹配電阻的RS值為O～33Ω，并聯(lián)匹配電阻的RT值為25～68Ω。 該組中的信號(hào)不應(yīng)與數(shù)據(jù)信號(hào)組位于同一電阻組中。

3）控制信號(hào)組：控制信號(hào)組信號(hào)最少，只有時(shí)鐘使能和片選信號(hào)。 仍然需要完整的接地層和電源層以供參考。 串聯(lián)匹配電阻RS值為O～33Ω，并聯(lián)匹配終端電阻RT值為25～68Ω。 為了防止串?dāng)_，該組信號(hào)不能與數(shù)據(jù)信號(hào)位于同一電阻組中。

4）數(shù)據(jù)信號(hào)組：以地平面為參考，為信號(hào)電路提供完整的地平面。 特性阻抗控制在50~60Ω。 線寬與時(shí)鐘信號(hào)寬度一致。 與其他非 DDR 信號(hào)至少相距 20 mil。 長(zhǎng)度匹配由字節(jié)通道設(shè)置。 每個(gè)字節(jié)通道中的數(shù)據(jù)信號(hào)DQ、數(shù)據(jù)選通DQS和數(shù)據(jù)屏蔽信號(hào)DM的長(zhǎng)度差應(yīng)控制在±100mil以內(nèi)（非常重要），不同字節(jié)通道內(nèi)的信號(hào)長(zhǎng)度差應(yīng)控制在500mil以內(nèi)。 匹配的DM、DQS的串聯(lián)匹配電阻RS值為0～33Ω，并聯(lián)匹配終端電阻RT值為25～68Ω。 如果電阻組用于匹配，則數(shù)據(jù)電阻組中不應(yīng)有其他 DDR 信號(hào)。

5）時(shí)鐘信號(hào)：以地平面為參考，為整個(gè)時(shí)鐘環(huán)路的走線提供完整的地平面，為環(huán)路電流提供低阻抗路徑。 由于是差分時(shí)鐘信號(hào)，布線前需提前設(shè)計(jì)好線寬和線距，并根據(jù)此約束在布線前了解CPU的差分阻抗要求。 所有DDR差分時(shí)鐘信號(hào)必須在關(guān)鍵平面上布線，以避免層間轉(zhuǎn)換。 線寬和差分間距要保證3W的原則。 信號(hào)線單線阻抗控制在50~60Ω，差分阻抗控制在100~120Ω。 時(shí)鐘信號(hào)與其他信號(hào)的距離應(yīng)保持在20mil*以上，以防止與其他信號(hào)的干擾。 蛇形布線的間距不應(yīng)小于20mil。 串聯(lián)終端電阻RS值為15~33Ω，可選并聯(lián)終端電阻RT值為25~68Ω。 （原理圖設(shè)計(jì)時(shí)需連接終端電阻）

6）電源部分，去耦電容應(yīng)放置在芯片電源引腳附近。 電源和地應(yīng)有獨(dú)立層，以便就近低阻信號(hào)返回。 電源和地層應(yīng)盡可能多地鉆孔，以保證電氣連接良好、順暢。

只要遵循以上的規(guī)則和技巧，從LAYOUT出來(lái)的DDR高速信號(hào)就不會(huì)有問(wèn)題。 在對(duì)各信號(hào)進(jìn)行等長(zhǎng)處理時(shí)，為了保證信號(hào)線長(zhǎng)度的允許誤差，可以有意采用迂回路徑處理。 一般采用蛇形線走線。 我們經(jīng)?？吹健暗乳L(zhǎng)布線”。 其實(shí)等長(zhǎng)并不是目的，真正的目的是滿足建立和保持時(shí)間、頻率和相位相同、采樣正確。 等長(zhǎng)只是實(shí)現(xiàn)這一目標(biāo)最簡(jiǎn)單的方法，這就需要對(duì)線長(zhǎng)進(jìn)行定量分析。 在在線特性阻抗控制方面，一般應(yīng)要求線路的粗細(xì)，但每個(gè)板卡制造商的制造工藝和介電常數(shù)都不同，因此應(yīng)要求板卡制造商控制信號(hào)線的特性阻抗。