PCB 設計：是否應該在 PCB 電源層中布線信號？

再次，我們有一個很好的例子，即長期存在的 PCB 設計指南沒有足夠的背景。 這個問題的簡短回答是“是”，在某些情況下可以這樣做。 這是一種常見的做法。 我們在客戶板上執(zhí)行此操作。 這些產品不存在任何阻抗問題、EMC問題或直流功率損耗，因為堆疊設計是正確的，并且因為我們已經考慮了如何正確接線設計。 然而，當在電源層上布線信號或在信號層上布線時，需要考慮多個維度。 考慮電路板中的電源完整性、受控阻抗和直流電源分布會產生困難。

如何在 PCB 電源平面層中路由信號

在開始切割 PCB 的電源平面層和布線之前，需要考慮以下設計要求：

• 電源層電流容量。

• 低速和高速信號和阻抗。

• 如果使用平面作為參考圖層，則返回路徑讓我們更詳細地了解每個區(qū)域。

• 電源層電流容量。

每當您設計電源層時，它都會有一些定義的載流能力，這與構成平面層的銅的尺寸有關。 如果通過高功率平面開始布線，則會將該平面分成多個部分，并且每個部分的電流容量將低于統(tǒng)一平面層。 此外，如果電源層的形狀非常復雜，您最終可能會創(chuàng)建一個具有高電流密度的漏斗，該漏斗會變得非常熱。 您可以在 PDN 分析器模擬中可視化這種效果。 

高電流電源層中的該區(qū)域可以充當具有較低電流容量的阻斷點。

補償電源層布線的一種解決方案是使用在相鄰層上并行運行的另一個電源層。 在這種布置中，您實際上將電流分流到兩個平行平面，這將有助于確保您不會超過平面任何部分的電流容量。 對于大多數(shù)低功耗設備，您通常不需要擔心這一點。 但是，如果您有一個高功率系統(tǒng)，您可能無論如何都需要這樣做，以便系統(tǒng)可以提供足夠的功率而不會變得太熱。 常見的示例是背板 (3U/6U) 或其他機架安裝單元。

跟蹤阻抗

如果您沒有將控制阻抗線穿過電源層的覆銅布，則不必太擔心。 只要您遵循此列表中的其他準則（如果適用），低速數(shù)字協(xié)議（例如 SPI 和 I2C 以及 GPIO）就可以通過銅涂層進行路由，而不會出現(xiàn)任何問題。 阻抗很重要的高速協(xié)議是另一回事，您需要確保這些走線周圍有足夠的覆銅間隙，以確保不違反阻抗目標。 如果您的功率注入距離布線太近，則需要在層堆棧中使用共面計算，以確保不違反阻抗容差。

在這個例子中，我已經清除了電源層，因為在這一層中更容易為布線騰出空間。 請注意，我還忽略了大中心區(qū)域的銅，因為由于電路板的常規(guī)間隙，它沒有提供任何有用的功能。

通過應用高間隙來切割平面所涉及的危險是銅最終會被切割成太多的部分。 如果走線過多，布局周圍會留下大量殘銅，銅會被切成小片。 對于也需要阻抗控制的低層板，您可能沒有另一個電源層來重新連接所有這些部件。 如果您發(fā)現(xiàn)必須通過電源層布線很多電線，最好再添加兩層（電源層和接地層）。

返回路徑

與任何其他情況下的布線一樣，請確保 PCB 中的信號具有明確定義的返回路徑，尤其是在電源層布線時。 這里的問題是如果您在相鄰層中布線。 當您在與電源區(qū)域相同的層中布線時，您將在參考平面中放置間隙。 對于功率區(qū)域，這通常沒問題，除非您使用功率區(qū)域作為另一層信號的參考。 然后，如果您碰巧穿過這些間隙之一，則會創(chuàng)建一個寄生電感較高的區(qū)域，然后會從串擾或外部源接收到更多的 EMI。

對于在兩個平面層之間傳播的低速協(xié)議，只要另一層的平面是統(tǒng)一的，就可以通過分離電源平面進行路由。 您創(chuàng)建的阻抗不連續(xù)性將是電氣短路，因此您不必擔心反射，并且另一層上的平面的存在有助于確保仍然存在清晰的返回路徑，即使該區(qū)域的電感很高 當飛機分裂時。 對于更高速度的信號，這一點更為重要。 你最好添加一個新層來為這些信號騰出空間，而不是切斷電源層。

概括

總之，如果您使用不需要阻抗控制的低速數(shù)字信號進行操作，我不會太擔心覆銅電源中的接線。 請注意電源層周圍的電流路徑，盡量不要將電源層切割成孤島。 在其他情況下，您應該使用額外的層并將它們路由到那里。 另外，必要時請注意阻抗要求：銅箔距離帶狀線或微帶線太近會導致阻抗偏差，確保附近有另一個參考平面，并避免通過相鄰層的間隙布線。

---- PCB 組裝和 PCB 加工制造商解釋： PCB 設計：是否應該在 PCB 電源層中布線信號？