高速 PCB 設計中切勿跨越接地層間隙

確保這些線不會穿過地面間隙

我經(jīng)常瀏覽電子產(chǎn)品和PCB論壇，看到我一次又一次地問同樣的問題：為什么不應該在地平面的裂縫上布線？ 從制造商到剛剛涉足高速PCB設計的專業(yè)設計師，每個人都會問這個問題。 對于專業(yè)的信號完整性工程師來說，答案應該是顯而易見的。

無論您是長期的 PCB 布局工程師還是臨時設計師，了解這個問題的答案都會有所幫助。 答案總是被框定為總是/從未陳述過。 我通常不喜歡對 PCB 設計問題給出絕對答案，但在這種情況下，答案很明確：永遠不要將信號路由到接地層上的間隙。 讓我們仔細看看為什么我們不應該在地平面的間隙上布線。

離地間隙：低速和高速設計

要回答這個問題，需要考慮信號在直流、低速和高速下的表現(xiàn)。 這是因為每種類型的信號都會在參考平面中生成不同的返回路徑。 信號所遵循的返回路徑將對電路板中產(chǎn)生的 EMI 以及特定電路對 EMI 的敏感度產(chǎn)生一些重要影響。

如果您了解 PCB 中的返回電流是如何形成的，就很容易理解它如何影響 EMI 和信號完整性。 這就是為什么它很重要——它與接地平面間隙上的布線有關。 電路板中的返回電流形成的電路決定了兩個重要的行為：

EMI 靈敏度。 電路中電源和返回電流產(chǎn)生的環(huán)路決定了電路板對EMI的敏感度。 具有大電流環(huán)路的電路將具有較大的寄生電感，使其更容易受到輻射EMI的影響。

開關信號響起。 當信號在電平之間切換時，電路中的寄生電感決定電路中瞬態(tài)響應的阻尼水平。 當與電路中的寄生電容器一起使用時，這兩個量決定瞬態(tài)響應的固有頻率和阻尼振蕩頻率。

讓我們詳細看看直流、低速和高速信號：

直流電壓/電流

當電路板采用直流電源工作時，信號走線正下方不會產(chǎn)生回流； 它將沿著一條直線回到補給返回點。 這意味著您基本上無法控制返回路徑，并且由于寄生電感較大，電路板可能容易受到 EMI 的影響。 有些人可能認為，因為電源沒有切換，所以不會出現(xiàn)瞬態(tài)振蕩，所以微帶線是否穿過地平面間隙并不重要。 雖然沒有振蕩，但EMI敏感度問題仍然存在。 應盡量保持直流電路的電感盡可能低。 減少電路電感的最佳方法是避免通過接地層間隙布線。

低速信號

就像直流信號一樣，返回路徑?jīng)Q定了電路的環(huán)路電感，從而決定了瞬態(tài)響應中的 EMI 靈敏度和阻尼。 如果環(huán)路電感較大，則阻尼率會較低。 與直流信號的情況一樣，通過接地層間隙布線會增加環(huán)路電感，從而影響信號完整性、電源完整性和 EMI。

不幸的是，低速信號已成為歷史，每個使用 TTL 和更快邏輯的電路板都將表現(xiàn)為高速電路。 對于低速信號（通常為 10 ns 上升時間或更慢），特定電路中的振鈴幅度通常低到不易被注意到。 因此，只要信號不穿過接地層間隙，環(huán)路電感通常就足夠低，以防止強烈的振鈴、EMI 敏感性和相關的電源完整性問題。

高速信號

如果我使用專為低速運行設計的電路板并以高速信號運行它，則對于給定的電路環(huán)路電感，振鈴幅度將會更大。 同樣，這意味著電路板中的環(huán)路電感需要保持盡可能小。 目標是提供盡可能多的阻尼，以減少給定互連中的振鈴幅度。 同樣，通過接地層間隙布線將避免增加環(huán)路電感。 另外，接地平面應放置在承載高速電路的信號層下方，以保證整個互連中的環(huán)路電感盡可能低。

通過接地層間隙路由的信號返回路徑示例。

查看接地層間隙的另一種方法是阻抗不連續(xù)性。 如果信號通過接地層間隙路由，則間隙上方區(qū)域的阻抗將大于互連其余部分的阻抗。 除了上述加劇的振鈴問題外，這還會造成信號反射。

了解有關接地層間隙上的高速信號傳輸?shù)母嘈畔ⅰ?/strong>

上述關于數(shù)字信號的所有內(nèi)容同樣適用于模擬信號。 上述瞬態(tài)信號問題與電源完整性問題有關，特別是在使用高柵極/引腳數(shù)組件的電路板中。 層堆棧應專門設計為支持比 TTL 組件更快的速度（見下文）。

電源軌和接地層之間的間隙

請注意，我們從信號完整性的角度研究了這一點，但同樣的想法也適用于電源完整性。 正如微帶布線不應穿過接地平面間隙一樣，您還應該避免在接地平面間隙上方的表面層上布線電源軌。 如果為數(shù)字 IC 提供直流電源，當 IC 在 ON 和 OFF 狀態(tài)之間切換時，它將從電源吸取一些電流。 這將在電源軌上產(chǎn)生電壓紋波。

電源電壓的這種特殊瞬態(tài)響應的特點是阻尼振蕩。 其幅度與 PDN 的阻抗成正比，與 PDN 的阻尼水平成反比。 正如阻尼與標準 PCB 互連中的環(huán)路電感成反比一樣，這也適用于 PDN 中的瞬態(tài)響應。 這意味著，如果環(huán)路電感保持較小，則可以抑制電源軌上的瞬態(tài)響應。 做到這一點的最佳方法是將接地層放置在與電源層直接相鄰的層上，并避免在任何接地層間隙上布線任何電源軌。

如果您使用的是兩層板并且沒有空間放置接地層，則應仔細規(guī)劃板中的返回路徑以保持較小的環(huán)路電感。 一種選擇是在頂層和底層使用網(wǎng)格排列的接地區(qū)域，并通過過孔將它們連接起來。 然而，如果您正在處理高速信號（TTL 或更快），您會發(fā)現(xiàn)由于 PDN 中的電容不足，電源軌上會出現(xiàn)較大的電壓波動。 這就是為什么高速電路板中電源層和接地層放在相鄰層，而接地層則放在相鄰層的主要原因。