PCB生產(chǎn)使用正確的設(shè)計工具來避免PCB布局錯誤

印刷電路板的布局是一項困難而艱巨的任務(wù)，請不要讓別人告訴你。 電路必須按照嚴格的規(guī)則進行結(jié)構(gòu)設(shè)計，才能以最高性能運行，同時必須遵循另一組設(shè)計規(guī)則以實現(xiàn)可制造性。 即使是小型且“簡單”的布局也會帶來獨特的設(shè)計挑戰(zhàn)，PCB 布局工程師必須配備最新的工具來完成他們的工作。

PCB 設(shè)計的 CAD 工具是軟件工程的奇跡。它們具有許多不同的特性和功能，以便布局設(shè)計師可以完成他們的工作。 這些范圍從實用程序到初始設(shè)置布局的設(shè)計，再到高級跟蹤路由引擎，以完成原理圖的所有網(wǎng)絡(luò)連接。 為了充分利用這些工具，設(shè)計人員必須了解 PCB 布局的所有細微差別，尤其是那些如果處理不當可能導(dǎo)致問題的細微差別。 以下是設(shè)計人員應(yīng)注意的一些常見 PCB 布局錯誤。

準備設(shè)計：您準備好進行 PCB 布局了嗎？

當新設(shè)計準備好布局時，很自然地開始放置組件和布線軌道。 這樣做的問題是，在布局開始之前，您通常需要做大量的準備工作。 許多設(shè)計師陷入了“我稍后再處理”的陷阱，但卻發(fā)現(xiàn)他們現(xiàn)在有更大的問題需要糾正，如果他們準備得更好，這些本來是可以避免的。 以下是一些常見問題。 如果你提前解決掉這些問題，以后就可以避免很多麻煩。

過時或不正確的元件：原理圖元件出現(xiàn)問題的情況并不少見。 如果他們從早期設(shè)計中復(fù)制電路，或者庫不是最新的，或者使用實際上過時的組件的集合，則最終結(jié)果將是相同的。 這些組件可能無法用于制造，因此需要重新設(shè)計以更新零件。 清理BOM中的此類錯誤或使用庫服務(wù)中的零件可以解決此問題。

不正確的設(shè)計同步：有時，即使原理圖數(shù)據(jù)庫未與布局完全同步，設(shè)計工作也會開始。 這樣做有很多令人信服的理由，其中節(jié)省時間排在第一位，但效果往往很差。 同步問題必須稍后糾正，這可能會導(dǎo)致整個電路的某些部分被撕裂。 這里的教訓(xùn)是花一些時間把它做好，然后花太多時間在布局上。

電路板層堆疊配置：眾所周知，在層堆疊最終確定之前，設(shè)計者就會開始對電路板進行布局。 同樣，這通常是為了節(jié)省時間，但這些良好的意圖可能會適得其反。 布局開始后，在 CAD 系統(tǒng)中移動圖層可能需要一些時間，并且可能會導(dǎo)致設(shè)計錯誤。 然而，更大的問題是將已完成的布線從一層移至另一層是否會影響電路板的整體信號完整性。 您可能會發(fā)現(xiàn)自己必須重新設(shè)計電路的一些主要部分才能糾正這些問題。

設(shè)計參數(shù)：在開始布局之前未能完全設(shè)置PCB設(shè)計CAD系統(tǒng)可能不會引入設(shè)計錯誤，但可能會減慢您的速度。 顏色、網(wǎng)格和許多其他參數(shù)旨在創(chuàng)建一個有助于提高生產(chǎn)力的工作環(huán)境，如果您在開始之前不配置這些參數(shù)，那么您只會傷害自己。 其中許多設(shè)置可以在模板或自述文件中傳輸，這在開始新設(shè)計時非常有用。

此時，電路板已準備好開始布局。 接下來，我們將檢查元件放置過程中可能發(fā)生的一些常見錯誤。

放置元件時 PCB 布局錯誤：

面對現(xiàn)實吧。 雖然可能很復(fù)雜，但 PCB 布局也很有趣。 操縱屏幕上的組件并用網(wǎng)狀連接橡皮筋將它們綁定是您可以解決的最好和最具挑戰(zhàn)性的問題之一。 然而，就像在放置電路板之前進行設(shè)置一樣，如果您不采取預(yù)防措施，則存在一些潛在的問題，可能會導(dǎo)致您的設(shè)計出現(xiàn)許多問題。 讓我們從一個涉及您將放置在板上的物理足跡的潛在問題開始。

不正確的封裝：我們已經(jīng)討論了在設(shè)計中使用正確組件的重要性，但是如果這些組件使用不正確的封裝，您仍然會遇到問題。 盡管從技術(shù)上講，這應(yīng)該在設(shè)計同步期間發(fā)現(xiàn)，但設(shè)計人員應(yīng)確保他們使用正確的封裝。 無論是用PQFP取代BGA還是電容極性接反，如果沒有立即發(fā)現(xiàn)此類錯誤，都需要重新設(shè)計。

不要忽視規(guī)劃：為了確保良好的信號和電源完整性，PCB設(shè)計電路必須仔細劃分，以達到最佳性能。 對于每毫米空間都很重要的高密度設(shè)計尤其如此。 未能做到這一點的設(shè)計人員可能需要昂貴的重新設(shè)計來提高電路板的性能。 使用原理圖放置邏輯組的組件或在電路板上指定放置空間對于防止分區(qū)錯誤非常有幫助。

DFM 至關(guān)重要：確保電路板的可制造性與設(shè)計中的信號和電源完整性同樣重要。 PCB 設(shè)計人員在設(shè)計時遵循布局可制造性 (DFM) 規(guī)則至關(guān)重要。 這包括自動組裝設(shè)備和測試設(shè)備的組件之間的最小間距，以及技術(shù)人員調(diào)試和返工電路板的空間。 在 CAD 工具中使用設(shè)計規(guī)則和約束對于消除 DFM 錯誤是絕對必要的。

請記住設(shè)計 PDN：雖然電路板布局對于確保良好的信號完整性至關(guān)重要，但關(guān)注電力傳輸網(wǎng)絡(luò) (PDN) 同樣重要。 在布局電源組件時，設(shè)計人員可以輕松地在設(shè)計中引入噪聲和其他干擾。 確保遵循良好的 PDN 設(shè)計準則，并使用 CAD 系統(tǒng)的電源完整性工具檢查錯誤。

最后，電路板就可以接線了，但是請不要放松警惕。 如果不小心，錯誤仍可能蔓延到設(shè)計中。

PCB布局上的布線是一項非常有意義的任務(wù)。 每個路由完成后，其對應(yīng)的網(wǎng)絡(luò)連接指南都會被消除，以便您進一步完成工作。 設(shè)計錯誤也很容易傳播，因為它們可能會破壞你正在嘗試完成的工作，因此設(shè)計師必須保持警惕。 以下是一些需要注意的示例。

逃逸布線：表面貼裝器件需要將電線從焊盤布線到通孔，以便在電路板的其他層上互連。 這稱為逃逸路由或扇出路由，這對于大多數(shù) SMT 設(shè)備來說非常簡單。 然而，小間距的高引腳數(shù)器件提出了更大的挑戰(zhàn)。 設(shè)計人員必須小心，不要通過逃逸孔阻塞內(nèi)層的布線通道。 通常，芯片制造商會在其產(chǎn)品數(shù)據(jù)表中發(fā)布推薦的布線解決方案，這可以幫助您避免布線擁塞。

約束管理：鑒于當今電路板設(shè)計的所有不同要求，布局設(shè)計人員必須充分利用其設(shè)計約束管理系統(tǒng)。 這些實用程序允許您為一個網(wǎng)絡(luò)或一組網(wǎng)絡(luò)配置必要的布線寬度和間距，并為組件分配間隙規(guī)則。 他們甚至可以通過設(shè)置高速設(shè)計拓撲、通孔類型和電氣時序參數(shù)來走得更遠。 在上圖中，您可以看到設(shè)計約束管理系統(tǒng)中可用的一些設(shè)置，以防止違反布線規(guī)則。

布線空間不夠：對布線圖案密集的電路板進行布線時，提前規(guī)劃布線位置非常重要。 這將確保有足夠的空間來容納雙倍數(shù)據(jù)速率 (DDR) 布線常見的高密度圖案。 如果沒有這樣的計劃，您可能會發(fā)現(xiàn)需要更換和重新布線大部分電路板。 許多 CAD 工具（例如 Cadence 的 Allegro PCB 編輯器）都提供布線模式來幫助完成此類規(guī)劃任務(wù)。

缺乏參考平面：隨著電路板設(shè)計中信號速度的提高，PCB布局具有足夠的參考平面至關(guān)重要。 如果沒有這些平面，高速傳輸線和其他敏感網(wǎng)絡(luò)可能沒有清晰的信號傳輸。