PCB 設(shè)計中導(dǎo)致 PCB 信號完整性問題的 9 個因素

對于設(shè)計人員來說，避免 PCB 中的信號完整性問題是一項極其復(fù)雜的任務(wù)。 它需要深入了解信號完整性設(shè)計規(guī)則和技術(shù)。 隨著更快邏輯系列的推出，設(shè)計人員已經(jīng)意識到簡單的 PCB 布局無法滿足信號完整性要求。

高速設(shè)計具有特殊的信號完整性問題，如果處理不當，可能會讓您頭疼。 始終建議工程師考慮一些最好的 PCB 設(shè)計服務(wù)，以最大限度地減少早期設(shè)計周期中的信號完整性問題，從而避免昂貴的設(shè)計迭代。

在此過程中，我們將提供有關(guān)以下主題的更多見解：

• PCB 中的信號完整性如何？
  

• PCB 信號完整性要求

• 導(dǎo)致 PCB 信號完整性問題的 9 個因素

• PCB 中的信號完整性如何？

信號完整性 (SI) 表示信號無失真?zhèn)鞑サ哪芰Α?/strong> 

信號完整性就是通過傳輸線的信號質(zhì)量。 當信號從驅(qū)動器傳播到接收器時，它可以測量信號衰減量。 在較低頻率下，這個問題并不是主要問題，而是當PCB運行在較高速度和較高頻率（>50MHz）時需要考慮的重要因素。 在高頻狀態(tài)下，應(yīng)同時關(guān)注信號的數(shù)字和模擬方面。

傳輸介質(zhì)對信號完整性的影響。

當信號從驅(qū)動器傳輸?shù)浇邮掌鲿r，它不會保持不變，任何最初發(fā)送的信號都會在接收時出現(xiàn)不同程度的失真。 信號失真是由阻抗不匹配、反射、振鈴、串擾、抖動和地彈引起的。 設(shè)計人員的主要目標應(yīng)該是盡量減少這些因素，使原始信號能夠以最小的失真到達目的地。 還需要特別注意保持信號質(zhì)量并控制其對電子電路的不利影響。

PCB 信號完整性要求

當我們在PCB中遇到信號完整性問題時，它可能無法按預(yù)期工作。 它可能以一種不可靠的方式工作——有時它不起作用。它可能在原型階段有效，但在批量生產(chǎn)中常常失敗。在實驗室可以工作，但在現(xiàn)場不能可靠運行；它在舊的生產(chǎn)批次中有效，但在新的生產(chǎn)批次中無效，以此類推。

• 它變形，即它的形狀從所需的形狀發(fā)生變化

• 有害的電子噪聲會疊加在信號上，從而降低其信噪比（S/N）

• 它會對板上的其他信號和電路產(chǎn)生有害噪聲

  
  

在以下情況下，PCB 被認為具有必要的信號完整性：

• 里面的所有信號都不會失真

• 其設(shè)備和互連不易受外部電氣噪聲和周圍其他電氣產(chǎn)品的電磁干擾（EMI）影響，其性能達到或超過監(jiān)管標準

• 根據(jù)或優(yōu)于監(jiān)管標準，它不會在與其連接或附近的其他電路/電纜/產(chǎn)品中產(chǎn)生、引入或輻射 EMI。

• 導(dǎo)致 PCB 信號完整性問題的 9 個因素

• PCB 中信號完整性問題的最重要原因可能是信號上升時間較快。 當電路和設(shè)備工作在中低頻、中等上升和下降時間時，很少會出現(xiàn)由PCB設(shè)計引起的信號完整性問題。 然而，當我們在更高（射頻和更高）頻率下工作時，信號上升時間會短得多。 因此，PCB設(shè)計帶來的信號完整性成為一個非常大的問題。

• 減少上升時間對于信號完整性至關(guān)重要。

導(dǎo)致PCB信號完整性下降的因素：

一般來說，快速的信號上升時間和高信號頻率會增加信號完整性問題。 為了分析，我們可以將各種信號完整性問題分為以下幾類：

1、線路阻抗不受控制造成信號衰減

網(wǎng)絡(luò)上的信號質(zhì)量取決于信號跡線及其返回路徑的特性。 線路運行過程中，如果信號遇到線路阻抗的變化或不均勻，就會發(fā)生反射，造成振鈴和信號失真。而且，信號上升時間越快，線路阻抗不受控制的變化所引起的信號失真就越大。 我們可以通過以下方法減少或消除線路阻抗的變化，以盡量減少反射引起的信號失真：

• 確保信號線及其返回路徑充當具有統(tǒng)一受控阻抗的統(tǒng)一傳輸線。

• 信號返回路徑放置在信號層附近作為均勻平面。

• 確保受控阻抗信號線的源阻抗和接收器阻抗匹配

2. 其他阻抗不連續(xù)性導(dǎo)致的信號衰減

阻抗不連續(xù)會導(dǎo)致振鈴和信號失真。前面提到，信號在傳輸過程中如果遇到阻抗不連續(xù)，就會受到反射，導(dǎo)致振鈴和信號失真。 在下列條件之一下，將出現(xiàn)線路阻抗的不連續(xù)性：

• 當信號在其路徑中遇到過孔時 。

• 當信號分裂成兩條或多條線時。

• 當信號返回路徑平面遇到不連續(xù)性時，例如將線根連接到信號線時平面出現(xiàn)裂紋。

• 當線根與信號線連接時。 

• 當信號線從源端開始時。 

• 當信號線終止于接收端時。 

• 當信號和返回路徑連接到連接器引腳時。

而且，信號上升時間越快，由阻抗不連續(xù)性引起的信號失真就越大。 我們可以通過以下方法盡量減少線路阻抗不連續(xù)造成的信號失真：

通過使用更小的通孔和 HDI PCB 技術(shù)，可以最大限度地減少由通孔和通孔樁引起的不連續(xù)性的影響。

減少走線存根的長度。 當信號在多個位置使用時，路由以菊花鏈方式完成，而不是多分支分支。 源端和接收端終端電阻正確。 使用差分信號和緊密耦合的差分對，它們受信號返回路徑平面中的不連續(xù)性的影響要小得多。 確保在發(fā)生不連續(xù)的連接器處，信號線應(yīng)盡可能短，信號返回路徑應(yīng)盡可能寬。

3. 傳播延遲導(dǎo)致的信號衰減

信號從信號源傳輸?shù)?PCB 上的接收器所需的時間有限。信號延遲與信號線的長度成正比，與特定 PCB 層上的信號速度成反比。 如果數(shù)據(jù)信號和時鐘信號總體延遲不匹配，它們將在不同時間到達接收器進行檢測，從而導(dǎo)致信號傾斜； 過度偏斜會導(dǎo)致信號采樣錯誤。隨著信號速度越來越高，采樣率也越來越高，允許的偏轉(zhuǎn)也越來越小，這樣就更容易產(chǎn)生偏轉(zhuǎn)帶來的誤差。

提示：信號延遲匹配（主要是走線長度匹配）可以最大限度地減少一組信號線的偏轉(zhuǎn)。

4、信號衰減導(dǎo)致的信號衰減

由于傳導(dǎo)線電阻（由于集膚效應(yīng)在較高頻率下增加）和介電材料損耗因數(shù)Df造成的損耗，信號在PCB電路上傳播時會受到衰減的影響。 這兩種損耗隨著頻率的增加而增加，因此信號的高頻成分會比低頻成分受到更大的衰減； 這會降低信號帶寬，進而因信號上升時間的增加而導(dǎo)致信號失真； 如果信號上升時間過長，會導(dǎo)致數(shù)據(jù)檢測錯誤。

提示：當信號衰減是重要考慮因素時，需要選擇正確類型的低損耗高速材料并適當控制布線幾何形狀，以最大限度地減少信號損耗。

5. 串擾噪聲引起的信號衰減

信號線或返回路徑平面上的快速電壓或電流轉(zhuǎn)換可能會耦合到相鄰信號線，從而導(dǎo)致相鄰信號線上產(chǎn)生有害信號串擾和開關(guān)噪聲。 由于導(dǎo)線之間的互電容和互感而發(fā)生耦合。 通過增加導(dǎo)線之間的空間可以減少這種相互電容和電感耦合。 根據(jù)經(jīng)驗，該空間應(yīng)為布線寬度的三倍 (3W)。 像往常一樣，更快的上升時間信號會產(chǎn)生更多的串擾和開關(guān)噪聲。

串擾和開關(guān)噪聲可以通過以下方式降低：

• 增加相鄰信號線路之間的間隔。 使信號返回路徑盡可能寬且均勻如統(tǒng)一平面，避免分離的返回路徑。

• 使用低介電常數(shù)的PCB材料。 

• 使用差分信號和緊密耦合的差分對，它們本質(zhì)上受串擾的影響較小。

6、電源和地面分布網(wǎng)絡(luò)引起的信號衰減

電源和接地軌或路徑或平面的阻抗非常低，但阻抗不為零。 當輸出信號和內(nèi)門開關(guān)狀態(tài)時，流過電源和接地軌/路徑/平面的電流將發(fā)生變化，導(dǎo)致電源和接地路徑中的電壓下降。 這將降低器件電源和接地引腳之間的電壓。 在這種情況下，頻率越高，信號轉(zhuǎn)換時間越快，線路切換狀態(tài)的數(shù)量越多。