為了抑制EMI，數(shù)字電路的EMI設(shè)計(jì)應(yīng)遵循以下原則：

根據(jù)相關(guān)EMC/EMI技術(shù)規(guī)范，將指標(biāo)分解為單板電路進(jìn)行分級(jí)控制。

控制EMI的三要素，即干擾源、能量耦合路徑和敏感系統(tǒng)，使電路具有平坦的頻率響應(yīng)，保證電路的正常穩(wěn)定工作。

從設(shè)備前端設(shè)計(jì)入手，關(guān)注EMC/EMI設(shè)計(jì)，降低設(shè)計(jì)成本。

數(shù)字電路PCB的EMI控制技術(shù)

在處理各種形式的EMI時(shí)，必須具體問(wèn)題具體分析。 在數(shù)字電路的PCB設(shè)計(jì)中，EMI控制可以從以下幾個(gè)方面進(jìn)行。

1.設(shè)備選擇

在 EMI 設(shè)計(jì)中，應(yīng)首先考慮所選器件的速度。 對(duì)于任何電路，如果將上升時(shí)間為5ns的器件換成上升時(shí)間為2.5ns的器件，EMI會(huì)增加4倍左右。 EMI的輻射強(qiáng)度與頻率的平方成正比。 最高 EMI 頻率 (fknee) 也稱為 EMI 傳輸帶寬，它是信號(hào)上升時(shí)間而非信號(hào)頻率的函數(shù)：

Fknit=0.35/Tr（其中Tr為PCB器件信號(hào)上升時(shí)間）

這種輻射 EMI 的頻率范圍是 30MHz 到幾 GHz。 在這個(gè)頻段，波長(zhǎng)很短，電路板上即使很短的布線也可能成為發(fā)射天線。 EMI高時(shí)，電路容易失去正常功能。 因此，在器件選擇上，在保證電路性能要求的前提下，盡量采用低速芯片，并選用合適的驅(qū)動(dòng)/接收電路。 另外，由于器件的引腳有寄生電感和電容，在高速設(shè)計(jì)中器件封裝對(duì)信號(hào)的影響也不容忽視，因?yàn)樗彩钱a(chǎn)生EMI輻射的重要因素。 一般SMD的寄生參數(shù)小于插件器件，BGA封裝的寄生參數(shù)小于QFP封裝。

2.連接器的選擇和信號(hào)端子的定義

連接器是高速信號(hào)傳輸?shù)年P(guān)鍵環(huán)節(jié)，也是容易產(chǎn)生EMI的薄弱環(huán)節(jié)。 在連接器的端子設(shè)計(jì)中，可以布置更多的接地引腳，以減少信號(hào)與地之間的距離，減少連接器中產(chǎn)生輻射的有效信號(hào)環(huán)路面積，提供低阻抗返回路徑。 如有必要，考慮用接地引腳隔離一些關(guān)鍵信號(hào)。

3.堆棧設(shè)計(jì)

在成本允許的前提下，增加地線層數(shù)，將信號(hào)層靠近地平面層放置，可以降低EMI輻射。 對(duì)于高速PCB，電源層和地層緊密耦合，可以降低電源阻抗，從而降低EMI。

4.PCB布局

根據(jù)信號(hào)電流的流向，合理布局可以減少信號(hào)間的干擾。 合理布局是控制EMI的關(guān)鍵。 布局的基本原則是：

模擬信號(hào)易受數(shù)字信號(hào)干擾，模擬電路應(yīng)與數(shù)字電路分開(kāi)；

時(shí)鐘線是主要的干擾和輻射源，應(yīng)遠(yuǎn)離敏感電路，時(shí)鐘線最短；

大電流、高功耗電路盡量不要布置在板的中心區(qū)域，同時(shí)考慮散熱和輻射的影響；

連接器盡量布置在板的一側(cè)，遠(yuǎn)離高頻電路；

輸入/輸出電路靠近相應(yīng)的連接器，去耦電容靠近相應(yīng)的電源引腳；

充分考慮分權(quán)布局的可行性。 多功率器件跨功率劃分區(qū)邊界放置，有效降低平面劃分對(duì)EMI的影響；

返回平面（路徑）沒(méi)有被分割。

5.PCB布線

阻抗控制：高速信號(hào)線會(huì)表現(xiàn)出傳輸線的特性。 需要阻抗控制來(lái)避免信號(hào)的反射、過(guò)沖和振鈴，并減少 EMI 輻射。

嚴(yán)格控制時(shí)鐘信號(hào)（尤其是高速時(shí)鐘信號(hào)）的走線長(zhǎng)度、過(guò)孔數(shù)量、交叉分區(qū)、端接、布線層、返回路徑等。

信號(hào)環(huán)路，即信號(hào)流出到信號(hào)流入所形成的環(huán)路，是PCB設(shè)計(jì)中EMI控制的關(guān)鍵，在布線時(shí)必須加以控制。 要了解每個(gè)關(guān)鍵信號(hào)的流向，關(guān)鍵信號(hào)應(yīng)靠近返回路徑布線，以確保最小環(huán)路面積。

數(shù)字電路PCB設(shè)計(jì)中的EMI控制技術(shù)

對(duì)于低頻信號(hào)，電流應(yīng)流經(jīng)電阻最小的路徑； 對(duì)于高頻信號(hào)，高頻電流應(yīng)該流經(jīng)電感最小的路徑，而不是電阻最小的路徑。 對(duì)于差模輻射，EMI 輻射強(qiáng)度 (E) 與電流、電流環(huán)路面積和頻率的平方成正比。 （其中 I 是電流，A 是環(huán)路面積，f 是頻率，r 是到環(huán)路中心的距離，k 是常數(shù)。）

因此，當(dāng)最小電感返回路徑剛好位于信號(hào)導(dǎo)體下方時(shí)，可以減小電流環(huán)路面積，從而降低EMI輻射能量。

其他EMI控制手段

1.電源系統(tǒng)設(shè)計(jì)

低阻抗供電系統(tǒng)旨在確保配電系統(tǒng)在低于fknee的頻率范圍內(nèi)的阻抗低于目標(biāo)阻抗。

使用濾波器控制傳導(dǎo)干擾。

電源去耦。 在EMI設(shè)計(jì)中，合理的去耦電容可以使芯片可靠工作，降低電源中的高頻噪聲，降低EMI。 由于PCB導(dǎo)線電感和其他寄生參數(shù)的影響，電源及其供電導(dǎo)線的響應(yīng)速度較慢，這將導(dǎo)致高速電路中驅(qū)動(dòng)器所需的瞬時(shí)電流不足。 通過(guò)合理設(shè)計(jì)電源層的旁路或去耦電容和分布式電容，可以利用電容的儲(chǔ)能功能，在電源響應(yīng)之前快速為設(shè)備提供電流。 適當(dāng)?shù)碾娙萑ヱ羁梢蕴峁┑妥杩沟墓╇娐窂?，這是降低共模EMI的關(guān)鍵。

2.接地

接地設(shè)計(jì)是降低整板EMI的關(guān)鍵。

應(yīng)采用單點(diǎn)接地、多點(diǎn)接地或混合接地。

數(shù)字地、模擬地和噪聲地應(yīng)分開(kāi)，并確定合適的公共接地點(diǎn)

雙面板設(shè)計(jì)如果沒(méi)有地線層，合理設(shè)計(jì)地線網(wǎng)格很重要，保證地線寬度>電源線寬度>信號(hào)線寬度。 也可以采用大面積鋪地，但要注意同層大面積地的一致性好。

對(duì)于多層PCB板的設(shè)計(jì)，應(yīng)保證地平面層，以降低共地阻抗。

3.串聯(lián)阻尼電阻

在電路時(shí)序要求允許的前提下，抑制干擾源的基本技術(shù)是在關(guān)鍵信號(hào)輸出端串聯(lián)一個(gè)阻值較小的電阻，通常為22~33Ω。 這些串聯(lián)在輸出端的小電阻可以減緩上升/下降時(shí)間，使過(guò)沖和下沖信號(hào)更平滑，從而降低輸出波形的高頻諧波幅度，有效抑制EMI。