高頻PCB電路設(shè)計的二十個要點

1. PCB材料如何選擇？

對于PCB板的選擇，必須在滿足設(shè)計要求、批量生產(chǎn)和成本之間取得平衡。設(shè)計要求包括電氣和機械部分。一般來說，在設(shè)計超高速PCB板（頻率大于GHz）時，這種材料問題更為重要。例如，常用的FR-4材料中，幾個GHz頻率下的介電損耗會對信號衰減產(chǎn)生很大影響，這可能不適用。就電性而言，應(yīng)注意介電常數(shù)和介電損耗是否在設(shè)計頻率下使用。

2、如何避免高頻干擾？

避免高頻干擾的基本思想是盡量減少高頻信號電磁場的干擾，也稱為串?dāng)_。您可以增加高速信號和模擬信號之間的距離，或者在模擬信號旁邊添加接地保護(hù)/狩獵走線。還必須注意數(shù)字地對模擬地的噪聲干擾。

3、高速設(shè)計中，如何解決信號完整性問題？

信號完整性基本上是阻抗匹配的問題。影響阻抗匹配的因素包括信號源和輸出阻抗的結(jié)構(gòu)、走線的特性阻抗、負(fù)載端的特性以及走線的拓?fù)浼軜?gòu)。解決辦法是終止并調(diào)整路由拓?fù)洹?br/>

4、差值分配線是如何實現(xiàn)的？

差分對的接線有兩點需要注意。一是兩條線的長度應(yīng)盡可能相同，二是兩條線之間的距離（這個距離由差分阻抗決定）應(yīng)始終保持不變，即保持平行。 有兩種并行方式。一種是兩條線路并排在同一層上行走，另一種是兩條線路在上下相鄰層上行走。一般來說，前者有許多并行的實現(xiàn)。

5、對于只有一個輸出端的時鐘信號線，如何實現(xiàn)差分配線？

當(dāng)使用差分分配線路時，信號源和接收器都是差分信號是有意義的。因此，差分分配線不能用于只有一個輸出端的時鐘信號。

6、接收端差分線對之間可以加匹配電阻嗎？

接收端差分線對之間通常添加匹配電阻，其值應(yīng)等于差分阻抗值。這將提高信號質(zhì)量。

7、差分對的布線為什么要靠近、平行？

差分對的接線方法應(yīng)適當(dāng)靠近、平行。所謂適當(dāng)?shù)淖龇ㄊ且驗檫@個距離會影響差分阻抗的值，而差分阻抗是設(shè)計差分對的重要參數(shù)。需要并行也是因為需要保持差分阻抗的一致性。如果兩條線或遠(yuǎn)或近，差分阻抗就會不一致，從而影響信號完整性和時序延遲。

8、實際接線中一些理論沖突如何處理

基本上，對模擬/數(shù)字信號進(jìn)行劃分和隔離是正確的。需要注意的是，信號走線不要交叉，電源和信號的返回電流路徑不要變得太大。

晶體振蕩器是一種模擬正反饋振蕩電路。為了獲得穩(wěn)定的振蕩信號，必須滿足環(huán)路增益和相位的規(guī)格。該模擬信號的振蕩指標(biāo)很容易受到干擾。 即使添加接地保護(hù)走線，也可能無法完全隔離干擾。而且，如果距離太遠(yuǎn)，地平面上的噪聲也會影響正反饋振蕩電路。因此，晶振與芯片的距離必須盡可能近。

事實上，高速布線和 EMI 要求之間存在許多沖突。但基本原理是，由于EMI添加的電阻電容或鐵氧體梁，導(dǎo)致信號的某些電氣特性無法滿足規(guī)范。因此，最好采用布線和PCB堆疊技術(shù)來解決或減少EMI問題，例如將高速信號布線到內(nèi)層。最后，使用電阻電容或鐵氧體磁珠來減少對信號的損害。

9、如何解決高速信號手動接線與自動接線的矛盾？

現(xiàn)在大多數(shù)具有強大布線軟件的自動布線設(shè)備都設(shè)置了約束來控制繞線模式和過孔數(shù)量。各EDA公司的繞線機容量設(shè)置項和約束條件有時相差甚遠(yuǎn)。例如，是否有足夠的約束來控制蛇形繞線的方式，以及是否可以控制差分對之間的距離。這會影響自動布線的布線方式是否能夠符合設(shè)計者的想法。 另外，手動調(diào)整接線的難度也與繞線引擎的能力有絕對關(guān)系。比如走線的推力能力，過孔的推力能力，甚至走線到銅層的推力能力等等。因此，解決的辦法就是選擇繞線引擎強的路由器。

10.關(guān)于測試耦合。

測試耦合器用于通過TDR（時域反射計）測量生產(chǎn)的PCB的特性阻抗是否滿足設(shè)計要求。一般來說，需要控制的阻抗包括單線阻抗和差分對阻抗。 因此，測試耦合器上的走線線寬和線距（差分對準(zhǔn)的情況下）應(yīng)與要控制的線相同。最重要的是測量時接地點的位置。為了減小地線的電感，TDR探頭接地的地方通常距離測量信號的地方很近。 因此，測試耦合器上的測量信號點與接地點的距離和方式應(yīng)與所使用的探頭一致。

11、高速PCB設(shè)計中，信號層的空白區(qū)域可以覆銅，多個信號層的覆銅在接地和電源上應(yīng)該如何分布？

一般空白區(qū)域的銅鍍層大多是接地的。只是在高速信號線旁邊敷銅時，需要注意敷銅層與信號線的距離，因為敷銅層會降低線路的特性阻抗。還要注意不要影響其他層的特性阻抗，例如在雙帶線的結(jié)構(gòu)中。

12. 是否可以使用微帶線模型來計算電源平面上方信號線的特性阻抗？ 電源和地平面之間的信號可以使用帶狀線模型計算嗎？

是的，在計算特性阻抗時，必須將電源層和接地層都視為參考層。例如四層板：頂層-電源層-地層-底層。此時，頂層布線的特性阻抗模型是以電源平面為參考平面的微帶線模型。

13、高密度印制板上軟件自動生成的測試點能否滿足一般量產(chǎn)的測試要求？

一般來說，軟件是否自動生成滿足測試要求的測試點必須取決于附加測試點的規(guī)格是否滿足測試設(shè)備的要求。另外，如果布線過于密集，且添加測試點的規(guī)范嚴(yán)格，則可能無法自動為每段線路添加測試點。當(dāng)然，需要你手動完成。