硬件專(zhuān)家的PCB設(shè)計(jì)經(jīng)驗(yàn)分享

1：節(jié)省成本

現(xiàn)象一：這些上拉/下拉電阻阻值有多大并不重要，我們選擇5K的整數(shù)

點(diǎn)評(píng)：市面上沒(méi)有5K電阻。 最接近的是 4.99K（精度 1%），其次是 5.1K（精度 5%）。 其成本比4.7K高4倍、2倍（精度20%）。 20%精度的電阻值只有1、1.5、2.2、3.3、4.7、6.8（包括10的整數(shù)倍）； 同樣，精度為20%的電容也只有上述數(shù)值。 如果選擇其他值，則必須使用更高的精度，成本會(huì)成倍增加，但不能帶來(lái)任何好處。

現(xiàn)象二：面板上的指示燈是什么顏色？ 我覺(jué)得藍(lán)色很特別，所以選它

點(diǎn)評(píng)：其他顏色，如紅、綠、黃、橙，無(wú)論大小（小于5MM），都已經(jīng)成熟了幾十年，價(jià)格一般在50美分以?xún)?nèi)，而藍(lán)色則是最近才發(fā)明的東西 三四年。 技術(shù)成熟度和供應(yīng)穩(wěn)定性較差，但價(jià)格卻高出四五倍。 目前藍(lán)色指示燈僅用于其他顏色無(wú)法替代的場(chǎng)合，例如顯示視頻信號(hào)

現(xiàn)象三

點(diǎn)評(píng)：74XX的門(mén)電路才幾毛錢(qián)，而CPLD至少要幾十塊錢(qián)（GAL/PAL才幾塊錢(qián)，但公司不推薦）。 成本增加了N倍。 也給制作、文檔等工作增加了數(shù)倍的工作量。

現(xiàn)象四：我們的系統(tǒng)要求這么高，包括MEM、CPU、FPGA等所有芯片都要選擇最快的

點(diǎn)評(píng)：在高速系統(tǒng)中，并不是每個(gè)部分都工作在高速狀態(tài)。 設(shè)備的速度每提高一個(gè)級(jí)別，價(jià)格幾乎就會(huì)翻倍。 此外，它還給信號(hào)完整性帶來(lái)很大的負(fù)面影響。

現(xiàn)象五：該板PCB設(shè)計(jì)要求不高，所以采用較細(xì)的線路自動(dòng)布

點(diǎn)評(píng)：自動(dòng)布線必然會(huì)占用更大的PCB面積，并且產(chǎn)生的過(guò)孔比手動(dòng)布線多很多倍。 在大批量的產(chǎn)品中，PCB廠商降價(jià)考慮的因素除了商業(yè)因素外，還有線寬和過(guò)孔數(shù)量。 它們分別影響PCB的良率和鉆頭的消耗，節(jié)省供應(yīng)商的成本，從而找到降價(jià)的理由。

現(xiàn)象六：只要程序穩(wěn)定，代碼長(zhǎng)、效率低并不重要

點(diǎn)評(píng)：CPU速度和內(nèi)存空間都是用錢(qián)買(mǎi)來(lái)的。 如果寫(xiě)代碼的時(shí)候多花幾天時(shí)間來(lái)提高程序效率，降低CPU頻率和內(nèi)存容量所節(jié)省的成本絕對(duì)是劃算的。 CPLD/FPGA 設(shè)計(jì)類(lèi)似。

2：低功耗設(shè)計(jì)

現(xiàn)象一：我們的系統(tǒng)是220V供電，所以我們不關(guān)心功耗

點(diǎn)評(píng)：低功耗設(shè)計(jì)不僅是為了節(jié)省電量，也是為了降低電源模塊和散熱系統(tǒng)的成本。 電流的減少也減少了電磁輻射和熱噪聲的干擾。 隨著器件溫度的降低，器件的壽命也會(huì)相應(yīng)延長(zhǎng)（工作溫度每升高10℃，半導(dǎo)體器件的壽命將縮短一半）

現(xiàn)象二：這些總線信號(hào)是有阻力拉的，這讓我放心了

點(diǎn)評(píng)：信號(hào)需要上拉和下拉的原因有很多，但并不是所有的情況都需要上拉和下拉。 上下拉動(dòng)電阻來(lái)拉動(dòng)一個(gè)簡(jiǎn)單的輸入信號(hào)，電流就會(huì)小于幾十微安。 但拉一個(gè)驅(qū)動(dòng)信號(hào)，電流就會(huì)達(dá)到毫安級(jí)。 當(dāng)今的系統(tǒng)通常使用 32 位地址數(shù)據(jù)，并可能使用 244/245 隔離總線和其他信號(hào)。 如果拉起來(lái)的話，幾瓦的功耗就會(huì)被這些電阻消耗掉（不要用每千瓦80分錢(qián)的概念來(lái)對(duì)待這幾瓦的功耗）。

現(xiàn)象三：CPU和FPGA這些未使用的I/O口如何處理？ 先讓它為空，然后

注釋?zhuān)喝绻麑⑽词褂玫腎/O端口懸空，來(lái)自外界的一點(diǎn)干擾就可能成為反復(fù)振蕩的輸入信號(hào)。 MOS器件的功耗基本上取決于門(mén)電路的翻轉(zhuǎn)次數(shù)。 如果拉高的話，每個(gè)引腳也會(huì)有微安電流，所以最好的辦法就是設(shè)置為輸出（當(dāng)然外面不能接其他驅(qū)動(dòng)信號(hào)）

現(xiàn)象四：這個(gè)FPGA還剩下這么多門(mén)，你可以盡情發(fā)揮

點(diǎn)評(píng)：FGPA的功耗與所使用的觸發(fā)器數(shù)量和翻轉(zhuǎn)次數(shù)成正比，因此同一類(lèi)型的FPGA在不同電路中不同時(shí)刻的功耗可能相差100倍。 盡量減少觸發(fā)器的數(shù)量是降低FPGA功耗的根本途徑。

現(xiàn)象五：這些小芯片的功耗很低，無(wú)需考慮

點(diǎn)評(píng)：內(nèi)部不太復(fù)雜的芯片很難確定其功耗。 主要由引腳上的電流決定。 一顆ABT16，244在無(wú)負(fù)載的情況下消耗電流不到1mA，但它的指標(biāo)是每個(gè)引腳可以驅(qū)動(dòng)60mA的負(fù)載（比如匹配幾十歐的電阻）。 即滿(mǎn)載最大功耗可達(dá)60*16=960mA。 當(dāng)然，電源電流太大，熱量落在負(fù)載上。

現(xiàn)象六：內(nèi)存中控制信號(hào)過(guò)多。 我只需要在這塊板上使用 OE 和 WE 信號(hào)。 只需將芯片選擇接地，這樣在讀取操作期間數(shù)據(jù)就會(huì)更快地輸出。

點(diǎn)評(píng)：大多數(shù)存儲(chǔ)器在片選有效時(shí)（無(wú)論OE和WE）的功耗會(huì)比片選無(wú)效時(shí)大100倍以上。 因此，應(yīng)盡可能采用CS來(lái)控制芯片，在滿(mǎn)足其他要求的情況下，片選脈沖的寬度應(yīng)盡可能縮短。

現(xiàn)象七：為什么這些信號(hào)會(huì)超調(diào)？ 只要比賽好就可以淘汰

點(diǎn)評(píng)：除少數(shù)特定信號(hào)（如100BASE-T和CML）外，均存在過(guò)沖現(xiàn)象。 只要不是很大，就不需要匹配，即使匹配不是最好的。 例如TTL的輸出阻抗小于50歐姆，有的甚至20歐姆。 如果還使用這么大的匹配電阻，電流會(huì)很大，功耗難以接受，而且信號(hào)幅度會(huì)太小而無(wú)法使用。 另外，一般信號(hào)在高輸出電平和低輸出電平時(shí)的輸出阻抗是不一樣的，沒(méi)有辦法做到完全匹配。 因此，TTL、LVDS、422等信號(hào)的匹配只要能實(shí)現(xiàn)過(guò)沖即可。