PCB電路板設(shè)計共模干擾對地放電的解決方案

印制電路板的設(shè)計是根據(jù)電路原理圖來實現(xiàn)電路設(shè)計者所需要的功能。 印制電路板的設(shè)計主要是指布局設(shè)計，需要考慮外部連接的布局。 內(nèi)部電子元件的優(yōu)化布局、金屬布線和過孔的優(yōu)化布局、電磁防護(hù)、散熱等因素。 優(yōu)秀的布局設(shè)計可以節(jié)省生產(chǎn)成本并實現(xiàn)良好的電路性能和散熱。 簡單的版圖設(shè)計可以通過手工實現(xiàn)，而復(fù)雜的版圖設(shè)計則需要通過計算機(jī)輔助設(shè)計（CAD）來實現(xiàn)。

如何解決共模干擾對地放電？ 其中，有網(wǎng)友提出“一漏”、“二堵”。 什么叫“一漏”“二堵”？ 詳情請參閱下文。

“二合一”觀點：

1、對于接地產(chǎn)品，當(dāng)然希望將電纜傳導(dǎo)的共模干擾通過電容或瞬態(tài)抑制器件引導(dǎo)至大地或機(jī)箱，防止其對敏感電路（如CPU）產(chǎn)生干擾。

2、對于浮地產(chǎn)品，主要通過串聯(lián)磁環(huán)（或增加共模阻抗）防止共模電壓轉(zhuǎn)為差模電壓對敏感電路產(chǎn)生干擾； 其次，要注意PCB布線，不僅要使PCB的各電路對其參考地（數(shù)字地GND，而不是接地產(chǎn)品的機(jī)箱地PG）保持零電位，還要將其放置在PCB的濾波電路中。 I/O、RST、CS（片選）等關(guān)鍵信號。 這樣，無論共模干擾有多嚴(yán)重，都不會干擾數(shù)字電路。

3、第一種方法是放電（吳老師說的，但是需要良好的接地或者金屬外殼），第二種方法是阻斷（第二種方法解釋的，避免共模干擾轉(zhuǎn)化為差模干擾，這樣 影響電路）。 第一種方法主要用于接地良好的地面設(shè)備（如通信基站），第二種方法主要用于機(jī)載、機(jī)載和船載設(shè)備。

4、當(dāng)然，人們會說第二種方法（浮地）可能由于PCB板與地之間的寄生電容而無法應(yīng)對高頻干擾。 但對于鐵路、電力和工業(yè)控制場所來說，主要干擾是變頻器、大功率電機(jī)、斷路器或開關(guān)，產(chǎn)生的干擾主要是10MHZ以上。 另外，地線干擾（強(qiáng)電短路、雷擊、諧波、漏電流）也極其嚴(yán)重且不穩(wěn)定（一般可達(dá)0.8V）。 對于一些關(guān)鍵CPU的1.2V工作電壓來說，簡直是魔鬼啊！

5、高頻共模電磁干擾的能量一般不大。 比如手機(jī)和大功率RFID（我體驗的最大功率只有3W）。 因為是高頻，鐵氧體磁環(huán)或磁珠可以吸收，金屬外殼（或塑料外殼內(nèi)噴涂的導(dǎo)電涂層）可以完全反射或吸收——現(xiàn)在鐵路要求800~1000M，1.4G~2.1G 輻射抗擾度測試（最高20V/M），以及2.1G~2.5G輻射抗擾度測試（最高5V/M），所以設(shè)備幾乎沒有問題。 當(dāng)然，設(shè)備還要通過CS、ESD、EFT等測試。

網(wǎng)友看法：

對于外部共模干擾的解決辦法，我很同意華二雄的觀點。 至于寄生電容對高頻干擾的影響，個人經(jīng)驗，這并不是什么大問題。 意見如下：

實際運(yùn)行中，對系統(tǒng)危害最大的因素是低頻共模干擾，如華二雄提到的大功率電機(jī)、斷路器或開關(guān)、短路、雷電感應(yīng)等。 這些類型大多是外部共模信號，其脈沖寬度從數(shù)百us到s，最長周期也為數(shù)秒。 此類脈沖不斷對地造成高電壓波動，從而損壞系統(tǒng)。 但對于高頻共模干擾，從干擾源開始，大部分能量都是以輻射的形式傳輸?shù)?，而這種共模干擾大多發(fā)生在系統(tǒng)本身。

您對此有何看法，或者還有其他更好的解決方案嗎？

---- 電路板組裝、電路板設(shè)計、電路板加工廠家講解如何解決PCB電路板設(shè)計中的共模干擾對地放電。