高速PCB布局常見問題及解決方法

隨著器件的工作頻率越來越高，高速PCB設(shè)計(jì)面臨的信號(hào)完整性等問題已成為傳統(tǒng)設(shè)計(jì)的瓶頸，工程師在設(shè)計(jì)完整的解決方案時(shí)面臨著越來越多的挑戰(zhàn)。 雖然相關(guān)的高速仿真工具和互連工具可以幫助設(shè)計(jì)人員解決一些問題，但高速PCB設(shè)計(jì)還需要經(jīng)驗(yàn)的不斷積累和業(yè)界之間的深入交流。

以下是一些受到廣泛關(guān)注的問題：

pad對(duì)高速信號(hào)的影響

在PCB中，從設(shè)計(jì)的角度來看，過孔主要由兩部分組成：中間的鉆孔和鉆孔周圍的焊盤。 焊盤對(duì)高速信號(hào)有影響，從而影響類似器件的封裝。 詳細(xì)分析可知，信號(hào)從IC出來后，經(jīng)過焊線、引腳、封裝外殼、焊盤和焊料到達(dá)傳輸線。 這個(gè)過程中的所有接頭都會(huì)影響信號(hào)的質(zhì)量。 但在實(shí)際分析中，很難給出焊盤、焊料、引腳的具體參數(shù)。 因此，一般用IBIS模型中的封裝參數(shù)來概括。 當(dāng)然，這種分析可以在較低頻率下接收，但對(duì)于較高頻率信號(hào)的更高精度模擬還不夠準(zhǔn)確。 現(xiàn)在的一個(gè)趨勢(shì)是用IBIS V-I和V-T曲線來描述Buffer特性，用SPICE模型來描述封裝參數(shù)。

布線拓?fù)鋵?duì)信號(hào)完整性的影響

當(dāng)信號(hào)沿著高速PCB板上的傳輸線傳輸時(shí)，可能會(huì)導(dǎo)致信號(hào)完整性問題。 STC網(wǎng)友童陽問：對(duì)于一組總線（地址、數(shù)據(jù)、命令）最多驅(qū)動(dòng)4、5個(gè)設(shè)備（FLASH、SDRAM等），PCB布線時(shí)，總線是否依次到達(dá)每個(gè)設(shè)備 比如先連接SDRAM，再連接FLASH……或者總線是否是星型分布的，即分開一處，分別連接各個(gè)設(shè)備。 這兩種方法哪一種在信號(hào)完整性方面更好？

路由拓?fù)鋵?duì)信號(hào)完整性的影響主要體現(xiàn)在信號(hào)到達(dá)各節(jié)點(diǎn)的時(shí)間不一致，以及反射信號(hào)到達(dá)某個(gè)節(jié)點(diǎn)的時(shí)間不一致，從而導(dǎo)致信號(hào)質(zhì)量惡化。 一般來說，星型拓?fù)淇梢酝ㄟ^控制多個(gè)相同長度的分支，使信號(hào)傳輸和反射延遲一致，以達(dá)到更好的信號(hào)質(zhì)量。 使用拓?fù)鋾r(shí)要考慮信號(hào)拓?fù)涔?jié)點(diǎn)、實(shí)際工作原理和接線難度。 不同的Buffer對(duì)信號(hào)的反射效果不同，因此星型拓?fù)錈o法解決上述數(shù)據(jù)地址總線到FLASH和SDRAM的連接延遲問題，從而無法保證信號(hào)質(zhì)量； 另一方面，DSP和SDRAM之間通常采用高速信號(hào)通信，F(xiàn)LASH加載速度不高。 因此，高速仿真時(shí)，不必關(guān)注FLASH處的波形，只要保證實(shí)際高速信號(hào)有效工作的節(jié)點(diǎn)處的波形即可； 與菊花鏈拓?fù)湎啾龋切屯負(fù)涞牟季€難度更大，尤其是當(dāng)大量數(shù)據(jù)地址信號(hào)采用星型拓?fù)鋾r(shí)。

RF 走線是過孔還是彎曲

在高速PCB中，它也可以減少很多返回路徑，但有人表示寧愿將其彎曲也不愿將其打開。 他們應(yīng)該如何選擇？

分析射頻電路的返回路徑，與高速數(shù)字電路中的信號(hào)返回路徑不同。 兩者有一個(gè)共同點(diǎn)，都是分布參數(shù)電路，都應(yīng)用麥克斯韋方程來計(jì)算電路的特性。 然而，RF電路是模擬電路，需要控制電壓V=V(t)和電流I=I(t)兩個(gè)變量，而數(shù)字電路只關(guān)注信號(hào)電壓V=V(t)的變化（ t）。 因此，在射頻布線中，除了信號(hào)返回外，還應(yīng)考慮布線對(duì)電流的影響。 即布線和過孔的彎曲是否會(huì)影響信號(hào)電流。 另外，大多數(shù)射頻板都是單面或雙面PCB，沒有完整的平面層。 返回路徑分布在信號(hào)周圍和電源上。 在仿真過程中，需要使用3D場(chǎng)提取工具進(jìn)行分析。 這時(shí)需要具體分析彎曲布線和過孔的回流； 高速數(shù)字電路分析一般只處理具有完整平面層的多層PCB。 使用二維場(chǎng)提取分析。 僅考慮相鄰平面中的信號(hào)回流，并且過孔僅作為集總參數(shù)的 R-L-C 進(jìn)行處理。

如何抑制電磁干擾

PCB是電磁干擾（EMI）的來源，因此PCB設(shè)計(jì)直接關(guān)系到電子產(chǎn)品的電磁兼容性（EMC）。 如果在高速PCB設(shè)計(jì)中關(guān)注EMC/EMI，將有助于縮短產(chǎn)品開發(fā)周期，加快上市時(shí)間。 因此，本次論壇上很多工程師都非常關(guān)注電磁干擾抑制問題。 例如，無錫祥生醫(yī)學(xué)影像有限公司的舒健表示，在EMC測(cè)試中，時(shí)鐘信號(hào)的諧波超標(biāo)非常嚴(yán)重。 您想對(duì)使用時(shí)鐘信號(hào)的IC的電源引腳進(jìn)行特殊處理嗎？ 目前，只有去耦電容連接到電源引腳。 PCB設(shè)計(jì)中抑制電磁輻射還需要注意哪些方面？ 對(duì)此，李寶龍指出，電磁兼容的三要素是輻射源、傳播途徑和受害者。 傳輸途徑分為空間輻射傳輸和電纜傳輸。 所以要抑制諧波，首先要看它的傳播路徑。 電源的去耦是為了解決導(dǎo)通方式的傳輸。 此外，還需要必要的匹配和屏蔽。

濾波是通過傳導(dǎo)路徑解決 EMC 輻射的好方法。 此外，還可以從干擾源和受害人方面考慮。 在干擾源方面，嘗試用示波器檢查信號(hào)上升沿是否太快，是否有反射或過沖、下沖或振鈴。 如果有，考慮匹配； 另外，應(yīng)盡量避免50%占空比的信號(hào)，因?yàn)樵撔盘?hào)沒有偶次諧波，高頻成分較多。 對(duì)于受害者，可以考慮征地等措施。 電路板組裝、電路板設(shè)計(jì)、電路板加工廠家講解高速電路板布局中的常見問題及解決方案。