PCB設(shè)計評估中應(yīng)注意的方面說明

在評估過程中，設(shè)計師必須問自己：什么標(biāo)準(zhǔn)對他們來說至關(guān)重要？

讓我們看一下迫使設(shè)計人員重新檢查其現(xiàn)有開發(fā)工具功能并開始訂購新工具的一些趨勢：

1、人類發(fā)展指數(shù)

半導(dǎo)體復(fù)雜性和邏輯門總數(shù)的增加要求集成電路有更多的引腳和更細(xì)的引腳間距。 在引腳間距為1mm的BGA器件上設(shè)計超過2000個引腳是很常見的，更不用說在引腳間距為0.65mm的器件上布置296個引腳了。 對更快的上升時間和信號完整性 (SI) 的需求需要更多的電源和接地引腳，這需要多層板中的更多層，從而推動對微通孔高密度互連 (HDI) 技術(shù)的需求。

HDI就是針對上述需求而開發(fā)的互連技術(shù)。 微過孔和超薄電介質(zhì)、更薄的布線和更小的線距是HDI技術(shù)的主要特點。

2、射頻設(shè)計

對于射頻設(shè)計，射頻電路應(yīng)該直接設(shè)計成系統(tǒng)原理圖和系統(tǒng)板布局，而不是單獨的環(huán)境進(jìn)行后續(xù)轉(zhuǎn)換。 RF仿真環(huán)境的所有仿真、調(diào)諧和優(yōu)化能力仍然是必要的，但仿真環(huán)境可以接受比“實際”設(shè)計更多的原始數(shù)據(jù)。 因此，數(shù)據(jù)模型之間的差異以及由此引起的設(shè)計轉(zhuǎn)換問題將消失。 首先，設(shè)計人員可以直接在系統(tǒng)設(shè)計和射頻仿真之間進(jìn)行交互； 其次，如果設(shè)計人員進(jìn)行大規(guī)?；蛳喈?dāng)復(fù)雜的射頻設(shè)計，他們可能希望將電路仿真任務(wù)分配給多個并行運(yùn)行的計算平臺，或者他們可能希望將由多個模塊組成的設(shè)計中的每個電路發(fā)送到各自的計算平臺。 模擬器，以縮短模擬時間。

3、先進(jìn)封裝

現(xiàn)代產(chǎn)品功能日益復(fù)雜，要求無源元件數(shù)量相應(yīng)增加，主要體現(xiàn)在低功率和高頻應(yīng)用中去耦電容和終端匹配電阻數(shù)量的增加。 盡管無源表面貼裝器件的封裝在幾年后已經(jīng)大幅縮小，但當(dāng)試圖獲得最大極限密度時，結(jié)果仍然相同。 印刷元件技術(shù)已從多芯片模塊（MCM）和混合模塊轉(zhuǎn)變?yōu)楫?dāng)今可直接用作嵌入式無源元件的SiP和PCB。 在改造過程中，采用了最新的裝配技術(shù)。 例如，分層結(jié)構(gòu)中包含阻抗材料層，在uBGA封裝下直接使用串聯(lián)終端電阻，大大提高了電路的性能。 現(xiàn)在，嵌入式無源元件可以獲得高精度設(shè)計，從而消除激光清潔焊縫的額外加工步驟。 無線元件也正在朝著提高直接在基板中集成度的方向發(fā)展。

4、 剛撓性PCB

為了設(shè)計剛?cè)峤Y(jié)合PCB，必須考慮影響組裝工藝的所有因素。 設(shè)計者不能簡單地將剛撓性PCB設(shè)計為剛性PCB，就像剛撓性PCB只是另一種剛性PCB一樣。 他們必須管理設(shè)計的彎曲區(qū)域，以確保設(shè)計點不會因彎曲表面的應(yīng)力作用而導(dǎo)致導(dǎo)體斷裂和剝落。 仍有許多機(jī)械因素需要考慮，例如最小彎曲半徑、電介質(zhì)厚度和類型、金屬板重量、銅鍍層、整體電路厚度、層數(shù)和彎曲數(shù)量。了解剛?cè)峤Y(jié)合設(shè)計并決定您的產(chǎn)品是否允許您創(chuàng)建剛?cè)峤Y(jié)合設(shè)計。

5、信號完整性規(guī)劃

近年來，與用于串并轉(zhuǎn)換或串行互連的并行總線結(jié)構(gòu)和差分對結(jié)構(gòu)相關(guān)的新技術(shù)不斷取得進(jìn)展。

并行總線和串并轉(zhuǎn)換設(shè)計中遇到的典型設(shè)計問題類型。 并行總線設(shè)計的局限性在于系統(tǒng)時序的變化，例如時鐘偏差和傳播延遲。 由于總線寬度上的時鐘偏差，設(shè)計時序約束仍然很困難。 提高時鐘速度只會使問題變得更糟。

另一方面，差分對架構(gòu)在硬件層面采用可交換的點對點連接來實現(xiàn)串行通信。 通常，它通過單向串行“通道”傳輸數(shù)據(jù)，該通道可以堆疊為 1、2、4、8、16 和 32 寬度配置。 每個通道承載一個字節(jié)的數(shù)據(jù)，因此總線可以處理從 8 字節(jié)到 256 字節(jié)的數(shù)據(jù)寬度，并且可以通過使用某種形式的錯誤檢測技術(shù)來維護(hù)數(shù)據(jù)完整性。 然而，高數(shù)據(jù)速率會導(dǎo)致其他設(shè)計問題。 高頻下的時鐘恢復(fù)成為系統(tǒng)的沉重負(fù)擔(dān)，因為時鐘需要快速鎖定輸入數(shù)據(jù)流，并且為了提高電路的抗抖動性能，還需要減少所有周期之間的抖動。 電源噪聲還給設(shè)計人員帶來了額外的問題。 這種類型的噪聲增加了嚴(yán)重抖動的可能性，這將使眼圖睜開更加困難。 另一個挑戰(zhàn)是降低共模噪聲并解決 IC 封裝、PCB 板、電纜和連接器損耗影響所引起的問題。

6、設(shè)計套件的實用性

USB、DDR/DDR2、PCI-X、PCI Express、RocketIO等設(shè)計套件無疑將幫助設(shè)計人員進(jìn)入新技術(shù)領(lǐng)域。 該設(shè)計套件概述并詳細(xì)描述了該技術(shù)以及設(shè)計人員將面臨的困難，然后進(jìn)行了仿真以及如何創(chuàng)建布線約束。 它與程序一起提供了解釋性文檔，為設(shè)計人員提供了掌握先進(jìn)新技術(shù)的第一次機(jī)會。

似乎很容易獲得一個可以處理PCB布局的PCB工具； 但獲得一款既能滿足布局又能解決燃眉之急的工具至關(guān)重要。