高速電路板設(shè)計方法專家解答第二部分

1、測試點生成 在高密度印制板上軟件自動生成的測試點能否滿足一般量產(chǎn)的測試要求？ 添加測試點會影響高速信號的質(zhì)量嗎？

專家解答：

一般來說，軟件是否自動生成滿足測試要求的測試點必須取決于附加測試點的規(guī)格是否滿足測試設(shè)備的要求。 另外，如果布線過于密集，且添加測試點的規(guī)范嚴格，則可能無法自動為每段線路添加測試點。 當然，需要測試的地方需要你手動完成。

是否會影響信號質(zhì)量取決于添加測試點的方式以及信號的速度。 基本上，額外的測試點（不使用現(xiàn)有的過孔或DIP引腳作為測試點）可以添加到線路中或從線路的一小部分中拉出。 前者相當于在線上加了一個很小的電容，而后者則多了一個支路。 這兩種情況都會或多或少地影響高速信號。 影響程度與信號的頻率速度和信號的邊沿率有關(guān)。 通過模擬可以知道影響的大小。 原則上測試點越小越好（當然要滿足測試機的要求）。 分支越短越好。

2、如何選擇PCB板？ 如何選擇PCB板？ 如何避免高速數(shù)據(jù)傳輸對周圍模擬小信號的高頻干擾？ 有沒有一些基本的設(shè)計思路？

專家解答：

PCB板的選擇必須在滿足設(shè)計要求與批量生產(chǎn)和成本之間取得平衡。 設(shè)計要求包括電氣和機械部分。 在設(shè)計超高速 PCB 板（頻率大于 GHz）時，這種材料問題通常很重要。 例如，常用的FR-4材料，在幾個GHz頻率下的介電損耗，可能對信號衰減影響很大，可能不適合。 就電性而言，要注意介電常數(shù)和介電損耗是否適用于設(shè)計頻率。

避免高頻干擾的基本思想是盡量減少高頻信號電磁場的干擾，即串擾。 您可以增加高速信號和模擬信號之間的距離，或者在模擬信號旁邊添加接地保護/狩獵走線。 還應(yīng)注意數(shù)字地對模擬地的噪聲干擾。

3、PCB的每一層是什么意思？ 眾所周知，一塊PCB包含很多層，但是我仍然不知道有些層的含義。

MechanICal、keepoutlayer、topoverlay、bottomoverlay、toppaste、bottompaste、topsolder、bottomsolver、drillguide、drilldrawing、multilayer不知道它們的確切含義。 我希望你能給我一些建議。

專家解答：

在EDA軟件方面，有很多術(shù)語沒有相同的定義。 以下是對可能含義的字面解釋。

機械：通用多指板式加工尺寸標記層

Keepoutlayer：定義不能用于布線、打孔（過孔）或擺動零件的區(qū)域。 這些限制可以單獨定義。

Topoverlay：我無法從字面上說出它的含義。 提供更多信息以供進一步討論。

底部覆蓋：我無法從字面上說出它的含義。 可以提供更多信息以供進一步討論。

Toppaste：頂層需要將銅皮上的焊膏暴露出來。

Bottompaste：底層需要露出銅皮上的焊膏。

Topholder：阻焊層的最上面一層，以避免在制造或日后維護時可能發(fā)生的意外短路

Bottomsolder：指阻焊層的底層。

Drillguide：它可能是不同孔徑尺寸的符號和數(shù)字的表格。

鉆孔圖：指孔位圖。 每個不同的孔徑都會有相應(yīng)的符號。

多層板：不應(yīng)有單獨的層，指的是多層板，對于單面板和雙面板來說。

4、接地連接問題一個系統(tǒng)往往分為若干塊PCB，包括電源、接口、主板等，板之間的地線往往相互連接，導(dǎo)致形成許多環(huán)路，例如低頻環(huán)路噪聲。 我怎么解決這個問題？

專家解答：

當PCB板互連之間的信號或電源作用時，例如，如果A板有電或信號發(fā)送到B板，則必須有等量的電流從地層流回A板（這就是 基爾霍夫電流定律）。 該層中的電流將流回阻抗最低的地方。 因此，每個接口處分配給地層的管腳數(shù)量，無論是連接電源還是信號，都不能太少，以減少阻抗，這樣可以減少地層上的噪聲。 另外，還可以對整個電流環(huán)路，特別是電流較大的部分進行分析，調(diào)整地層或地線的接地方式來控制電流路徑（例如在某處做低阻抗， 讓大部分電流從這個地方流過），以減少對其他敏感信號的影響。

5、如何估算特性阻抗。 (1)能否提供一些估算布線阻抗的經(jīng)驗數(shù)據(jù)、公式和方法？ (2)當不能滿足阻抗匹配要求時，最好在信號線末端并聯(lián)或串聯(lián)在信號線上添加匹配電阻。 (3)可否在差分信號線中間加地線。

專家解答：

1. 提供兩個經(jīng)常引用的特性阻抗公式如下：

a、 微帶線

Z={87/[sqrt (Er+1.41)]} ln [5.98H/(0.8W+T)] 其中W為線寬，T為接線用銅片

厚度，H是布線到參考平面的距離，Er是PCB材料的介電常數(shù)。 該公式僅適用于0.1<(W/H)<2.0且1<(Er)<15時。

b、帶狀線

Z=[60/sqrt (Er)] ln {4H/[0.67p (T+0.8W)]} 其中 H 是兩個參考平面之間的距離，并且

布線位于兩個參考平面的中間。 該公式僅適用于W/H<0.35且T/H<0.25的情況。 最好使用模擬軟件來準確計算。

2. 選擇端接方式時需要考慮以下幾個因素：

a.  源驅(qū)動程序的架構(gòu)和強度。

b. 功耗。

c.  這是時間延遲影響最重要的考慮因素。

因此，很難說哪種終止方法更好。

3、差分信號一般不能接地線。 因為差分信號應(yīng)用原理最重要的一點就是利用差分信號之間耦合的好處，比如磁通抵消、抗噪聲等，如果中間加一根地線，耦合效果就會被破壞。

6、特性阻抗的計算我認為信號線特性阻抗的微帶線和帶狀線模型應(yīng)該參考地平面。 現(xiàn)在想問如果信號線下面的銅片被挖空，沒有參考地平面，那么頂層信號線的特性阻抗如何計算？ 另外，我看到一些資料說，電源層也可以起到和地層一樣的作用，消除信號線上的噪聲，對吧？

專家解答：

無參考平面和有參考平面時電場和磁場之間的相互作用是不同的，這種相互作用會影響特性阻抗的值。 目前，大多數(shù)特性阻抗的計算公式都假設(shè)存在參考平面。 我還沒有見過這樣的沒有參考平面的公式。 然而，可以使用TDR（時域反射計）來測量實際電路板，以獲得沒有參考平面的特性阻抗。

信號線上產(chǎn)生噪聲的原因是其他線路上的信號產(chǎn)生的電場和磁場的能量通過互感和互電容傳輸?shù)奖桓腥镜男盘柧€上。 電源層和接地層基本上都是金屬層，因此對電場和磁場有屏蔽作用。