通過PCB分層堆疊設(shè)計(jì)控制EMI輻射

解決 EMI 問題的方法有很多。 現(xiàn)代EMI抑制方法包括：采用EMI抑制涂層、選擇合適的EMI抑制部件、EMI仿真設(shè)計(jì)等。 本文從最基本的PCB布局開始，探討PCB分層堆疊在控制EMI輻射中的作用和設(shè)計(jì)技巧。

電源總線

如果在IC的電源引腳附近合理放置一個(gè)容量合適的電容，則IC輸出電壓的跳變可以更快。 然而，問題并不止于此。 由于電容器的頻率響應(yīng)有限，電容器不可能在全頻段內(nèi)產(chǎn)生干凈地驅(qū)動(dòng)IC輸出所需的諧波功率。 另外，電源總線上形成的瞬態(tài)電壓會(huì)在去耦路徑中的電感兩端形成壓降，這些瞬態(tài)電壓是主要的共模EMI干擾源。 我們應(yīng)該如何解決這些問題呢？

就我們電路板上的IC而言，IC周圍的供電層可以看作是一個(gè)很好的高頻電容，它可以收集分立電容泄漏的能量，為干凈的輸出提供高頻能量。 另外，優(yōu)良的電源層電感較小，因此電感合成的瞬態(tài)信號較小，從而降低共模EMI。

當(dāng)然，從電源層到IC電源引腳的連接必須盡可能短，因?yàn)閿?shù)字信號的上升沿越來越快。 最好直接連接到IC電源引腳所在的焊盤上。 這個(gè)應(yīng)該單獨(dú)討論。

為了控制共模EMI，電源層應(yīng)有利于去耦并具有足夠低的電感。 這個(gè)供電層必須是一對設(shè)計(jì)良好的供電層。 有人可能會(huì)問，那有多好呢？ 這個(gè)問題的答案取決于電源的分層、層間材料以及工作頻率（即IC上升時(shí)間的函數(shù)）。 一般電源層間距為6mil，中間層采用FR4材料，因此每平方英寸電源層的等效電容約為75pF。 顯然，層間距越小，電容越大。

上升時(shí)間為100～300 ps的器件并不多，但按照目前IC的發(fā)展速度，上升時(shí)間為100～300 ps的器件將占據(jù)較高比例。 對于上升時(shí)間為 100 至 300 ps 的電路，3 3mil 的層間距不再適合大多數(shù)應(yīng)用。 當(dāng)時(shí)需要采用層間距小于1mil的分層技術(shù)，并用高介電常數(shù)的材料替代FR4介質(zhì)材料。 現(xiàn)在，陶瓷和陶瓷塑料可以滿足100至300 ps上升時(shí)間電路的設(shè)計(jì)要求。

雖然未來可能會(huì)使用新的材料和方法，但對于當(dāng)今常見的1至3ns上升時(shí)間電路、3至6mil層間距以及FR4介電材料來說，共模EMI可以降低到非常低的水平，這些材料通常就足夠了 處理高端諧波并使瞬態(tài)信號足夠低。 本文給出的 PCB 分層堆疊設(shè)計(jì)示例將假設(shè)層間距為 3 至 6 mil。

電磁屏蔽

從信號走線的角度來看，一個(gè)好的分層策略應(yīng)該是將所有信號走線放在靠近電源層或接地層的一層或幾層上。 對于電源來說，一個(gè)好的分層策略應(yīng)該是電源層與地平面相鄰，并且電源層與地平面之間的距離應(yīng)盡可能小。 這就是我們所說的“分層”策略。

PCB堆疊

哪些堆疊策略可以幫助屏蔽和抑制 EMI？ 以下分層堆疊方案假設(shè)電源電流在單層上流動(dòng)，并且單個(gè)或多個(gè)電壓分布在同一層的不同部分。 稍后將討論多個(gè)電源層的情況。

4層板

4層板的設(shè)計(jì)存在幾個(gè)潛在的問題。 首先，對于厚度為62mil的傳統(tǒng)四層板，即使信號層在外層，電源層和地層在內(nèi)層，電源層和地層之間的距離仍然太大 。

如果成本要求是第一位的，可以考慮以下兩種傳統(tǒng)4層板的替代方案。 這兩種方案都能提高EMI抑制性能，但僅適用于板上元件密度足夠低且元件周圍有足夠面積（放置所需電源覆銅層）的情況。

第一個(gè)是首選解決方案。 PCB的外層是地層，中間兩層是信號/電源層。 信號層電源采用較寬的走線，使得電源電流的路徑阻抗較低，信號微帶路徑的阻抗也較低。 從EMI控制的角度來看，這是目前最好的4層PCB結(jié)構(gòu)。 第二種方案外層使用電源和地，中間兩層使用信號。 與傳統(tǒng)4層板相比，該方案的改進(jìn)較小，層間阻抗與傳統(tǒng)4層板一樣差。

如果要控制走線阻抗，上述堆疊方案要非常小心，將走線布置在電源和接地銅島下方。 另外，電源或地層上的銅島應(yīng)盡可能互連，以保證直流和低頻的連通性。

6層板

如果4層板上的元件密度比較大，最好采用6層板。 但6層板設(shè)計(jì)中的一些堆疊方案對電磁場的屏蔽效果不夠好，對于降低電源總線的瞬態(tài)信號效果甚微。 下面討論兩個(gè)例子。

在第一個(gè)示例中，電源和地分別放置在第二層和第五層。 由于電源的覆銅阻抗較高，對于控制共模EMI輻射非常不利。 不過，從信號阻抗控制的角度來看，這種方法是非常正確的。

在第二個(gè)例子中，電源和地分別放置在第三層和第四層。 此設(shè)計(jì)解決了電源的覆銅阻抗問題。 由于第一層和第六層的電磁屏蔽性能較差，導(dǎo)致差模EMI增加。 如果外層兩層信號線數(shù)量最少且走線長度很短（短于信號最高諧波波長的1/20），這種設(shè)計(jì)可以解決差模EMI問題。 如果外層無元件、無走線的區(qū)域都用銅填充，并且覆銅區(qū)域接地（每1/20波長為一個(gè)間隔），則差模EMI的抑制效果特別好。 如前所述，敷銅區(qū)域應(yīng)與內(nèi)部接地層多點(diǎn)連接。

一般情況下，第一層和第六層分層布置，第三層和第四層通電和接地。 由于電源層和接地層之間有兩層雙微帶信號線，因此EMI抑制能力極佳。 這種設(shè)計(jì)的缺點(diǎn)是路由層只有兩層。 前面提到，如果外層布線較短，在沒有布線的區(qū)域敷銅，傳統(tǒng)的6層板也可以實(shí)現(xiàn)同樣的堆疊。

另一種6層板布局為信號、地、信號、電源、地、信號，可實(shí)現(xiàn)高級信號完整性設(shè)計(jì)所需的環(huán)境。 信號層與接地層相鄰，電源層與接地層配對。 顯然，其缺點(diǎn)是各層堆疊不均勻。

這通常會(huì)給加工制造帶來麻煩。 解決問題的辦法是用銅填充第三層的所有空白區(qū)域。 如果填銅后第三層的覆銅密度與電源層或地平面接近，則該板可以寬松地視為具有平衡結(jié)構(gòu)的電路板。 填銅區(qū)域必須連接電源或接地。 連接過孔之間的距離仍然是 1/20 波長。 不可能到處都連接它們，但理想情況下應(yīng)該連接它們。

10層板

由于多層板之間的絕緣隔離層很薄，所以10層或12層電路板的層間阻抗很低。 只要分層和堆疊沒有問題，就可以獲得出色的信號完整性。